Dieses Designbeispiel zeigt die Dhrystone-Millionen von Befehlen pro Sekunde (MIPS) Leistung des Nios II Prozessors. Dazu gehören das Schnelle Hardware-Design und die Dhrystone Benchmark-Softwareanwendung. Das System erzielt über 200 Dhrystone-MIPS im Nios II/f-Kern, der auf einem Stratix® II-FPGA läuft. Sie können dieses Design mit dem Nios II Development Kit, Stratix II Edition und dem Cyclone® III FPGA Development Kit verwenden.
Anhand dieses Designbeispiels
Laden Sie dieses Beispiel herunter. Weitere Einzelheiten finden Sie in der readme.txt datei.
Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.
Designspezifikationen
- Support für Mainboards: Nios II Development Kit, Stratix II Edition und Cyclone III FPGA Development Kit
- Nios II Kern: Nios II /f, 4 Kbyte i-Cache, 2 Kbyte D-Cache
- JTAG-Debug-Modul: Ja
- On-Chip-RAM: 64 Kbyte
- JTAG UART: 1
- Timer: 1