Intel® FPGA Designbeispiele

In diesem Überblick erfahren Sie, wie das Referenzdesign des Digital Blocks TFT LCD-Controller es Ihnen ermöglicht, das Design-In von TFT-LCD-Bildschirmen in Ihrem System zu beschleunigen.

Der zustandsbasierte Auslösen-Flow ermöglicht es Ihnen, einen benutzerdefinierten Triggering-Flow zu definieren, um Auslösende Bedingungen zu organisieren. Diese Beispiele zeigen Vorlagen für gängige Triggering-Flow-Szenarien.

Das Drive-on-a-Chip-Motorsteuerungs-Referenzdesign von Intel ist ein integriertes Antriebssystem auf einem einzigen Cyclone V SoC oder Intel MAX 10. Weitere Informationen finden Sie in diesem Leitfaden.

Intel bietet ein PCI-Express(PCIe*)-Referenzdesign für externen Speicher an, das den Betrieb der PCIe-basierten MegaCore-Funktion mit einem DDR2- oder DDR3-SDRAM-Speichercontroller demonstriert.

Das integrierte PHY-Chip-Datenweg-Referenzdesign mit einem Port und drei Geschwindigkeiten bietet eine einfache und schnelle Möglichkeit, Ihr eigenes Ethernet-basiertes Design in einer Intel FPGA zu implementieren.

Das Referenzdesign der 10-Gbit/s-Ethernet-Hardwaredemonstration bietet eine schnelle Möglichkeit, Ihr 10-Gbit/s-Ethernet-basiertes Design (10 GbE) in einem Intel FPGA zu implementieren.

Folgen Sie diesem Leitfaden, um zu erfahren, wie das digitale Radar-Referenzdesign der Automobilindustrie mithilfe unserer fortschrittlichen Entwicklungstools Hardwarebeschleuniger schnell entwickelt und verifiziert.

In diesem Entwurfsbeispiel wird gezeigt, wie Sie die RSU-Funktion Cyclone® III im AP-Modus verwenden.

Timing-Analyzer Set Multicycle Path Command

SDC min und max. Verzögerungsbeschreibung.

Timing-Analyzer Benutzeroberflächenbeschreibung.

SDC-create_generated_clocks