Intel® FPGA Designbeispiele
Intel® Designbeispiele bieten effiziente Lösungen für gängige Design-Herausforderungen. Diese Designs können als Ausgangspunkt für die Entwicklung mit Ihrem einzigartigen System verwendet werden und stehen mit vielen Funktionen zur Verfügung, wie Filter, arithmetische Funktionen, Fehlererkennung/Korrektur, Modulation/Demodulation sowie Video- und Bildverarbeitung.
Designbeispiele gibt es auch im Design Store für Intel® FPGAs und RocketBoards.org.
Dieses Designbeispiel zeigt Ihnen, wie Sie die Cyclone® III RSU-Funktion im AP-Modus verwenden.
Das PCI-Express*-Protokoll (PCIe*) ist ein leistungsstarkes, skalierbares und funktionsstarkes serielles Protokoll mit Datenübertragungsraten von 2,5 Gigatransfers pro Sekunde (GT/s) bis 16,0 GT/s.
Suchen Sie in Intels Inhaltssammlung nach Entwicklungshandbüchern, Schulungen, Software-Downloads und Software-Kits nach FPGA SDK für OpenCL.
Dieses Beispiel beschreibt ein synchrones 64-Bit x 8-Bit-RAM-Design mit true Dual-Port-RAM mit einer beliebigen Kombination unabhängiger Lese- oder Schreibvorgänge im gleichen Taktzyklus in VHDL.
Dieses Beispiel beschreibt ein synchrones 64-Bit x 8-Bit-Dual-Clock-RAM-Design mit verschiedenen Lese- und Schreibadressen in VHDL. Erfahren Sie mehr über das synchrone Design von Intel.
Dieses VHDL-1x64-Shift-Register-Designbeispiel beschreibt ein ein Bit breites, 64-Bit langes Shift-Register in VHDL. Erfahren Sie mehr über dieses Design von Intel.
Dieses Beispiel beschreibt ein 64-Bit x 8-Bit-Ein-Port-RAM-Design mit gängigen Lese- und Schreibadressen in VHDL. Erfahren Sie mehr über dieses Design von Intel.
Dieses Beispiel beschreibt einen 16-Bit-Binär-Adder-Tree in VHDL. Geräte mit 4-Eingabe-Lookup-Tabellen in Logikelementen (LEs) können die Leistung mit einer Binär-Adder-Struktur verbessern.
Dieses Beispiel beschreibt ein synchrones RAM-Design mit 64-Bit x 8-Bit-Einzeltakt mit verschiedenen Lese- und Schreibadressen in VHDL. Erfahren Sie mehr über dieses Design von Intel.
Dieses Beispiel beschreibt ein 8-Bit-Adder-/Subtractor-Design mit zwei Eingaben in VHDL. Die Designeinheit wechselt dynamisch zwischen Add- und Subtract-Operationen.
Das VHDL 8x64 Shift Register mit Taps Beispiel beschreibt ein 8-Bit breites, 64-Bit langes Shift-Register mit gleich großen Taps in VHDL. Erfahren Sie mehr von Intel.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.