Intel® FPGA Designbeispiele
Intel® Designbeispiele bieten effiziente Lösungen für gängige Design-Herausforderungen. Diese Designs können als Ausgangspunkt für die Entwicklung mit Ihrem einzigartigen System verwendet werden und stehen mit vielen Funktionen zur Verfügung, wie Filter, arithmetische Funktionen, Fehlererkennung/Korrektur, Modulation/Demodulation sowie Video- und Bildverarbeitung.
Designbeispiele gibt es auch im Design Store für Intel® FPGAs und RocketBoards.org.
Intel® FPGA SDK für OpenCL-Designbeispiele | Intel
Zuletzt aktualisiert: 08/29/2022
Suchen Sie in Intels Inhaltssammlung nach Entwicklungshandbüchern, Schulungen, Software-Downloads und Software-Kits nach FPGA SDK für OpenCL.
VHDL Dual-Port-Ram: True Dual-Port-RAM VHDL mit Single-Clock-Beispiel | Intel
Zuletzt aktualisiert: 08/11/2022
Dieses Beispiel beschreibt ein synchrones 64-Bit x 8-Bit-RAM-Design mit true Dual-Port-RAM mit einer beliebigen Kombination unabhängiger Lese- oder Schreibvorgänge im gleichen Taktzyklus in VHDL.
VHDL: Beispiel für synchronen ZWEI-Takt-RAM-Design| Intel
Zuletzt aktualisiert: 08/11/2022
Dieses Beispiel beschreibt ein synchrones 64-Bit x 8-Bit-Dual-Clock-RAM-Design mit verschiedenen Lese- und Schreibadressen in VHDL. Erfahren Sie mehr über das synchrone Design von Intel.
VHDL: 1x64-Shift-Register-Designbeispiel | Intel
Zuletzt aktualisiert: 08/11/2022
Dieses VHDL-1x64-Shift-Register-Designbeispiel beschreibt ein ein Bit breites, 64-Bit langes Shift-Register in VHDL. Erfahren Sie mehr über dieses Design von Intel.
VHDL-RAM: VHDL-Ein-Port-RAM-Designbeispiel | Intel
Zuletzt aktualisiert: 08/11/2022
Dieses Beispiel beschreibt ein 64-Bit x 8-Bit-Ein-Port-RAM-Design mit gängigen Lese- und Schreibadressen in VHDL. Erfahren Sie mehr über dieses Design von Intel.
VHDL: Beispiel für eine 16-Bit-Binär-Adder-Struktur | Intel
Zuletzt aktualisiert: 08/11/2022
Dieses Beispiel beschreibt einen 16-Bit-Binär-Adder-Tree in VHDL. Geräte mit 4-Eingabe-Lookup-Tabellen in Logikelementen (LEs) können die Leistung mit einer Binär-Adder-Struktur verbessern.
VHDL: Beispiel für synchronen RAM-Speicher mit einem Takt | Intel
Zuletzt aktualisiert: 08/11/2022
Dieses Beispiel beschreibt ein synchrones RAM-Design mit 64-Bit x 8-Bit-Einzeltakt mit verschiedenen Lese- und Schreibadressen in VHDL. Erfahren Sie mehr über dieses Design von Intel.
VHDL: Adder/Subtractor VHDL Code Design Example | Intel
Zuletzt aktualisiert: 08/11/2022
Dieses Beispiel beschreibt ein 8-Bit-Adder-/Subtractor-Design mit zwei Eingaben in VHDL. Die Designeinheit wechselt dynamisch zwischen Add- und Subtract-Operationen.
VHDL: 8 x 64-Shift-Register VHDL mit Taps-Design-Beispiel | Intel
Zuletzt aktualisiert: 08/11/2022
Das VHDL 8x64 Shift Register mit Taps Beispiel beschreibt ein 8-Bit breites, 64-Bit langes Shift-Register mit gleich großen Taps in VHDL. Erfahren Sie mehr von Intel.
VHDL-State-Maschine: 2-Port-RAM-VHDL mit Einzeltaktbeispiel | Intel
Zuletzt aktualisiert: 08/11/2022
Eine VHDL-State-Maschine ist ein sequentieller Schaltkreis, der durch eine Reihe von Zuständen voran kommt. Die Beispiele enthalten die VHDL-Codes zur Implementierung der folgenden Arten von Zustandsmaschinen.
VHDL DSP: Vorlage für Inferring VHDL DSP Blocks in Stratix III und IV FPGAs
Zuletzt aktualisiert: 08/11/2022
Diese Vorlage zeigt, wie Sie digitale Signalverarbeitungs-Blocks (DSP) mit verschiedenen Funktionen als VHDL-Code ableiten können. Empfohlen für Stratix III und Stratix IV FPGA Geräte.
Laden Sie FPGA-Design-Sicherheitslösung mithilfe der Memory Device-| herunter Intel
Zuletzt aktualisiert: 08/09/2022
Entdecken Sie Download-Dateien, Systemvoraussetzungen und Support-Informationen für die FPGA Design Security Solution mit einem Referenzdesign für Secure Memory Device.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.