Passive parallele asynchrone Konfiguration
Während der PPA-Konfiguration werden Daten von einem Konfigurationsgerät, Flash-Speicher oder einem anderen Speichergerät auf das Intel® FPGA-Gerät auf den DATA[7..0]-Pins übertragen. Dieses Konfigurationsschema ist asynchron, sodass Steuersignale den Konfigurationszyklus regeln.
Weitere Informationen finden Sie im Konfigurationskapitel des jeweiligen Intel® FPGA-Bausteins im Konfigurationshandbuch.
Konfigurationsmethode
- Verwenden eines intelligenten Hosts wie Mikroprozessor oder CPLD
Referenz-Design
- Konfigurationscontroller der MAX®-Serie mit Flash-Speicher – Whitepaper (PDF) ›
- Verwenden einer MAX® oder MAX® II-CPLD als Konfigurationscontroller zum Konfigurieren von Intel® FPGAs aus dem Flash-Speicher
- Quellcode (ZIP) in Verilog und VHDL
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.