Schnelle passive parallele Konfiguration
Ressourcen für die schnelle passiv parallele (FPP) Konfiguration bieten Anleitungen und Tools, die Sie bei Ihrem FPGA Design unterstützen.
Konfigurationsmethoden
- Einen Prozessor als externen Host verwenden
- Verwenden Sie eine CPLD der MAX®-Reihe als externen Host
Embedded-Lösung
- Konfigurieren des MicroBlasterTM FPP-Softwaretreibers Whitepaper
- Portables Softwaretreiber zur Konfiguration eines Intel FPGA über eine FPP-Schnittstelle.
- Der MicroBlaster FPP-Softwaretreiber (ZIP) ist für die schnelle passive Parallelkonfiguration vorgesehen.
Benutzerhandbuch
- Parallel Flash Loader Intel® FPGA IP Benutzerhandbuch
- Verfahren zur Programmierung von CFI-Flash-Speicherbausteinen über die JTAG-Schnittstelle und die Logik zur Steuerung der Konfiguration vom Flash-Speicherbaustein zum Intel FPGA.
Referenzdesign
- Whitepaper zum Konfigurationscontroller der MAX-Reihe mit Flash-Speicher
- Verwendung eines MAX oder MAX® II CPLD als Konfigurationscontroller zur Konfiguration von Intel FPGAs aus dem Flash-Speicher.
- Flash-Speicher Konfiguration Controller Quellcode Referenzdesign (ZIP) in Verilog und VHDL.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.