Artikel-ID: 000099494 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 13.08.2024

Warum schlagen GTS HDMI FPGA IP, GTS SDI II FPGA IP und GTS DisplayPort PHY FPGA IP während der Kompilierung fehl, wenn mehrere Dual-Simplex-Gruppen zu einer einzigen Dual-Simplex-Gruppe zusammengefasst werden, aber kein Fehler/keine Warnun...

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • HDMI*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.2 tritt bei der Verwendung von Agilex™ 5-Geräten mit mehreren Dual-Simplex-Gruppen, die zu einer einzigen Dual-Simplex-Gruppe kombiniert sind, ein Kompilierungsfehler ohne Fehler-/Warnmeldung im Dual-Simplex-Zuweisungseditor auf.

    Lösung

    Es wird empfohlen, die Anordnung auf der Grundlage mehrerer Dual-Simplex-Gruppen zu trennen und nicht in einer einzigen Dual-Simplex-Gruppe zu kombinieren.

    Überprüfen Sie die Dual-Simplex-Gruppen manuell und ordnen Sie sie entsprechend neu an, wenn die Kompilierung fehlschlägt.

    Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.