Artikel-ID: 000099493 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 13.08.2024

Warum schlägt der Hardwaretest des Triple-Speed Ethernet Stratix® 10 FPGA IP Designbeispiel fehl, wenn die Quartus® Prime Pro Edition Software Version 24.2 verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • 3-Speed-Ethernet Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems wurde die Verbindung zum Triple-Speed Ethernet Stratix® 10 FPGA IP Designbeispiel-JTAG-Modul fälschlicherweise als aktiv niedrig verbunden, obwohl es im 10/100/1000Mb Ethernet MAC (Fifoless) hoch aktiv sein sollte Designbeispiele mit dem 1000BASE-X/SGMII 2XTBI PCS mit E-Tile GXB Transceiver.

    Snapshot von der Systemkonsole:

    Lösung

    Es gibt keine Problemumgehung für dieses Problem in der Quartus® Prime Pro Edition-Software Version 24.2.

    Dieses Problem soll in der zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.


    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 TX
    Intel® Stratix® 10 TX Signalintegritäts-Entwicklungskit

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.