Artikel-ID: 000099410 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.08.2024

Warum zeigt das F-Tile Low Latency Ethernet 10G MAC FPGA IP das Zielentwicklungskit als P-Tile und E-Tile Board an?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Niedrige Latenz Ethernet 10G MAC Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Designsoftware Version 24.2 der Quartus® Prime Pro Edition wird auf der Registerkarte F-Tile Low Latency Ethernet 10G MAC FPGA IP GUI Beispieldesign das Zielboard als Agilex™ 7 FPGA Development Kit der F-Reihe (Production P-Tile and E-Tile) angezeigt, wenn das Ziel ein F-Tile-basiertes Gerät ist.

Lösung

Dieses Problem wird in zukünftigen Versionen der Design-Software Quartus® Prime Pro Edition behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.