Artikel-ID: 000099391 Inhaltstyp: Errata Letzte Überprüfung: 02.08.2024

Warum tritt ein Verbindungsfehler bei der Simulation mit F-Tile Ethernet FPGA Hard IP auf, wenn es im MACsec FPGA IP System Example Design verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.1 und 24.2 zeigt der F-Tile Ethernet FPGA Hard IP einen Verbindungsfehler an, der dazu führt, dass das Zurücksetzen des Senders bestätigt wird und die Stabilität der Senderspuren fehlschlägt.

    Dieses Problem tritt bei kundenspezifischen Designs auf, wie im MACsec FPGA IP System Example Design.

    Lösung

    Dieses Problem soll in einer zukünftigen Version der Quartus Prime Pro Edition-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.