Artikel-ID: 000099335 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.06.2025

Warum schlägt die Simulation der GTS Ethernet FPGA Hard IP für das Agilex™ 5 FPGA Gerät der E-Reihe (Gruppe A) bei Verwendung der System-PLL im benutzerdefinierten Modus mit der Quartus® Prime Pro Edition Software Version 24.2 fehl?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.2 schlägt die Simulation der GTS Ethernet FPGA Hard IP für das Agilex™ 5 FPGA Gerät der E-Reihe (Gruppe A) bei Verwendung der System-PLL im benutzerdefinierten Modus unter den folgenden Bedingungen fehl.

  • Verwenden der System-PLL im benutzerdefinierten Modus
  • Die Referenztaktfrequenz der GTS Ethernet FPGA Hard IP beträgt 322,265625 MHz
  • Die Ausgangstaktfrequenz der GTS Ethernet FPGA Hard IP ist auf 937,5 MHz konfiguriert

Lösung

Dieses Problem wurde ab Version 24.3 der Quartus® Prime Pro Edition-Software behoben.

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.