Artikel-ID: 000099325 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.06.2025

Warum sehe ich keinen Dual Simplex IP Generierungs- und Kompilierungsfehler bei der Simplex-Konfiguration mit GTS PMA/FEC Direct PHY FPGA IP?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.2 werden Sie keine Fehler sehen, wenn Sie eine duale Simplex-Schnittstelle mit GTS PMA/FEC Direct PHY FPGA IP implementieren.

Der Dual-Simplex-Modus wird für die in Abschnitt 2.0 des GTS Transceiver Dual Simplex Interfaces Benutzerhandbuchs angegebenen Simplex-Protokolle unterstützt, nicht für benutzerdefinierte Simplex-Schnittstellen mit GTS PMA/FEC Direct PHY FPGA IP. Vermeiden Sie die Verwendung des Dual-Simplex-Modus mit GTS PMA/FEC Direct PHY FPGA IP in Ihrem Design.

Lösung

Dieses Problem wurde ab Version 24.3 der Quartus® Prime Pro Edition-Software behoben.

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.