Artikel-ID: 000099280 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.08.2024

Warum kann sich das F-Tile Serial Lite IV FPGA IP RX Simplex Design rx_pcs_ready nicht durchsetzen?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.2 für F-Tile Serial Lite IV FPGA IP im RX-Simplex-Modus für PMA-Datenraten über 25 Gbit/s in dem Szenario, in dem der jeweilige TX-Kanal nicht verwendet wird, wird ein RX-Verbindungsfehler auftreten:

    • rx_block_lock: 1'b0
    • rx_pcs_ready: 1'b0

    Lösung

    Um dieses Problem zu umgehen, können Sie die folgenden zwei Methoden verwenden:

    1. Platzieren Sie eine redundante F-Tile Serial Lite IV FPGA IP mit TX Simplex-Modus im selben Kanal.
    2. Ändern Sie die F-Tile Serial Lite IV FPGA IP in den Duplex-Modus.

    Es ist nicht geplant, das obige Problem zu beheben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.