Artikel-ID: 000099247 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 16.07.2024

Fehler (13224): Verilog HDL- oder VHDL-Fehler bei altera_merlin_burst_adapter_13_1.sv(971): Index 11 liegt außerhalb des Bereichs [10:0] für 'd0_int_nxt_addr'

Umgebung

    Intel® Quartus® Prime Pro Edition
    AXI Bridge Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.2 und früher. Der oben gezeigte Fehler wird angezeigt, wenn die Adressbreite in der AXI Bridge FPGA IP auf weniger als die korrekte Mindestanforderung an die Adressbreite gesetzt ist. Der Fehler wird während der Quartus® Prime Pro Analyse- und Synthesephase angezeigt.

Lösung

Führen Sie die folgenden Schritte aus, um dieses Problem in der Quartus® Prime Pro Edition-Software Version 24.2 und früher zu umgehen:

  1. Doppelklicken Sie im Platform Designer auf AXI Bridge FPGA IP.
  2. Erhöhen Sie die Adressbreite in den Bridge-Parametern für die AXI Bridge FPGA IP.
  3. Klicken Sie auf die Schaltfläche HDL generieren.
  4. Speichern Sie die Änderungen vor der Aktualisierung.
  5. Führen Sie die Analyse- und Synthesephase in der Quartus® Prime Pro Edition Software erneut aus.

Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs
Intel® Cyclone® 10 FPGAs
Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.