Artikel-ID: 000099231 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 16.07.2024

Warum hängt die LPDRR4 EMIF IP beim Versuch, von ihr zu lesen, wenn die Agilex™ 5 AXI-4-Schnittstelle verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.1 kann die LPDDR4 EMIF IP hängen bleiben, wenn versucht wird, über die AXI-4-Schnittstelle aus dem Speicher zu lesen, da Signale unbeabsichtigt wegoptimiert werden.

    Lösung

    Um dieses Problem zu umgehen, fügen Sie das Attribut /*synthesis dont_merge syn_preserve = 1*/ zu allen Registern des AXI-Busses hinzu, der den Trafic-Generator steuert.

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.