Artikel-ID: 000099210 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 02.08.2024

Warum erhalte ich einen Simulationsfehler bei der F-Tile Dynamic Reconfiguration Suite FPGA IP-Designbeispiel mit Ethernet und AN/LT (Auto-Negotiation and Link Training) IP, wenn diese mit PTP (Precision Time Protocol) aktiviert ist?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.4 und 24.1 konnten einige Beispieldesigns für F-Tile Dynamic Reconfiguration Suite FPGA IP mit aktiviertem AN/LT und PTP die Simulation mit Genauigkeitsfehlern fehlschlagen.


Lösung

Um Fehler während der Simulation zu vermeiden, deaktivieren Sie die Option Schnelle Simulation in der GUI und verwenden Sie stattdessen die normale Simulation.

Dieses Problem wurde ab Version 24.2 der Quartus® Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.