Beschreibung
Dieser Fehler kann in der Quartus® Prime Pro Edition Software auftreten, wenn Sie einen GPIO-Pin als Referenztakt für eine IOPLL FPGA IP auf einem Agilex™ 7-Gerät verwenden.
Lösung
Um diesen Fehler zu vermeiden, führen Sie die folgenden Schritte aus:
- Verwenden Sie diesen GPIO-Pin als Eingangstakt für eine Clock Bridge IP und verwenden Sie den Ausgangstakt der Clock Bridge IP als Referenztakt für die IOPLL FPGA IP.
- Setzen Sie dieses GPIO-Eingangssignal als "globales Signal" im Zuweisungseditor.