Artikel-ID: 000099127 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 16.07.2024

Warum gibt es Verstöße gegen das Wiederherstellungs-Timing bei den externen Speicherschnittstellen Stratix® 10 FPGA IP für DDR4 reset_sync_pri_sdc_anchor-Signal?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Externe Speicherschnittstellen Intel® Stratix® 10 FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund der automatischen globalen Heraufstufung dieses Zurücksetzens können Wiederherstellungsverstöße beim reset_sync_pri_sdc_anchor Signal auftreten.

    Lösung

    Um die Verstöße zu vermeiden, wenden Sie die folgende Zuweisung an, um zu verhindern, dass das Signal in ein globales Netzwerk hochgestuft wird:

    set_instance_assignment -name GLOBAL_SIGNAL OFF -to <hierarchy>|reset_sync_pri_sdc_anchor

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.