Der Hard Prozessor Agilex™ 5 FPGA IP meldet bei der Auswahl von "Override MPU Clocks" die folgende Fehlermeldung.
Fehler: Division durch Null
während der Ausführung
"expr ($Fref / $count)"
(Prozedur "pll_compute_clock_counter" Zeile 5)
von innen heraus aufgerufen
"pll_compute_clock_counter $mpu_ref $mpu_freq dsu_ctr"
(Prozedur "clkmgr::calculate_clk_mgr_values" Zeile 151)
von innen heraus aufgerufen
"clkmgr::calculate_clk_mgr_values"
(Prozedur "validieren" Zeile 9)
von innen heraus aufgerufen
"Validieren"
Dieses Problem ist auf eine fehlerhafte Berechnung für die gültige Taktkonfiguration zurückzuführen.
Warnungen und Fehler werden in der Quartus® Prime Pro Edition Software Version 24.2 und höher hinzugefügt, um nicht unterstützte Taktkonfigurationen zu melden und Vorschläge für korrekte Konfigurationen einzuschließen.