Artikel-ID: 000099078 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.11.2024

Warum werden meine Ausgangspins im Quartus® Pin Planner nach Analyse & Synthese nicht erkannt?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.3 und höher werden Ausgangssignale ohne Kabelbelegung in Verilog HDL vom Pin Planner nach Analysis & Synthesis nicht erkannt. In früheren Versionen der Quartus® Prime Pro Edition Software waren keine Kabelzuweisungen erforderlich.

    Lösung

    Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    เอฟพีจีเอ Intel® Cyclone® 10 GX
    เอฟพีจีเอ Intel® Arria® 10 GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.