Beschreibung
Aufgrund der Migration des Nios® II Processor for FPGA zu Nios® V Processor for FPGA wird der folgende Fehler angezeigt, wenn Design Example aus HDMI RX PHY FPGA IP oder HDMI TX PHY FPGA IP in der Quartus® Prime Pro Edition Software Version 24.1 generiert wird
Lösung
Es gibt keine Problemumgehung für dieses Problem.
Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.