Artikel-ID: 000099056 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 26.09.2025

Warum wird beim Generieren von HDMI RX PHY IP oder HDMI TX PHY IP Designbeispiel ein Fehler gefunden?

Umgebung

    Intel® Quartus® Prime Pro Edition
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund der Migration des Nios® II Prozessors für FPGA auf den Nios® V Prozessor für FPGA wird der folgende Fehler angezeigt, wenn das Designbeispiel aus der HDMI RX PHY IP oder der HDMI TX PHY IP in der Quartus® Prime Pro Edition Software Version 24.1 generiert wird

Lösung

Es gibt keine Problemumgehung für dieses Problem.

Dieses Problem wurde ab Version 25.1.1 der Quartus® Prime Pro Edition-Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.