Artikel-ID: 000099036 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 14.06.2024

Warum schlägt die Generierung des F-Tile DisplayPort FPGA IP-Designbeispiels mit aktivierter Simulationsoption fehl?

Umgebung

    Intel® Quartus® Prime Pro Edition
    DisplayPort*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® Prime Pro Edition Software v23.4 und früher kann das F-Tile DisplayPort FPGA IP-Designbeispiel mit aktivierter Simulation nicht erfolgreich generiert werden.

Lösung

Wählen Sie beim Generieren des F-Tile DisplayPort FPGA IP-Designbeispiels nicht die Simulationsoption aus. Das Designbeispiel kann ohne die Simulationsoption erfolgreich generiert werden.

Dieses Problem wurde ab Version 24.1 der Quartus® Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.