Die minimale Empfängerdatenrate, die von der Niederspannungsdifferenzialsignalisierung (LVDS) SERDES FPGA IP in Agilex™ 5-Geräten in allen Modi unterstützt wird, beträgt 600 Mbit/s, einschließlich DPA-Modus , Nicht-DPA-Modus und Soft-CDR-Modus .
Um eine Datenrate von weniger als 600 Mbit/s zu unterstützen, haben Sie die Möglichkeit, den DDIO-Modus im GPIO FPGA IP zu wählen.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.