Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.1, wenn die Soft-Reset-Controller-Frequenz (SRC) in der Simulation auf 10 GHz eingestellt ist, können bestimmte Verzögerungen und unerwartete Verhaltensweisen in den tx_pll_locked-, rx_is_lockedtoref-, rx_is_lockedtodata-, tx_reset_ack-, rx_reset_ack-, tx_ready- rx_ready-Signalen des GTS PMA/FEC Direct PHY FPGA IP beobachtet werden. Die automatische Wiederherstellung der verlorenen CDR-Sperre ist ebenfalls betroffen.
Ändern Sie das Simulationsskript, indem Sie "+define+SIM_125MHz" hinzufügen, wie unten fett dargestellt:
i. VCS - run_vcs.sh ändern:
#VCS
USER_DEFINED_ELAB_OPTIONS="-full64 +v2k -hsopt=gates +systemverilogext+.sv -sverilog -lca +lint=TFIPC-L +lint=PCWM -wreal res_def -xlrm coerce_nettype -timescale=1ps/1fs +vcs+vcdpluson +vpddrivers +define+TIMESCALE_EN +define+RTLSIM +define+SSM_SEQUENCE +define+QUARTUS +define+PFEDV_ONLY_MODEL_MACRO_DIS +define+SIM_125MHz +define+IP7521SERDES_UX_SIMSPEED +error+1000 +define+__SRC_TEST__ -debug_access+r+driver+f -debug_region+encrypt +rad -l vcs.log "
#Verdi
USER_DEFINED_ELAB_OPTIONS="-full64 +v2k -hsopt=gates +systemverilogext+.sv -sverilog -kdb -lca +lint=TFIPC-L +lint=PCWM -wreal res_def -xlrm coerce_nettype -timescale=1ps/1fs +vcs+vcdpluson +vpddrivers +define+TIMESCALE_EN +define+RTLSIM +define+SSM_SEQUENCE +define+QUARTUS +define+PFEDV_ONLY_MODEL_MACRO_DIS +define+SIM_125MHz +define+IP7521SERDES_UX_SIMSPEED +error+1000 +define+__SRC_TEST__ -debug_access+all -debug_access+r+driver+f -debug_region+encrypt +rad -l vcs.log "
ii. VCSMX - run_vcsmx.sh ändern:
#VCS
USER_DEFINED_ELAB_OPTIONS="+vcs+vcdpluson -debug_access -debug_region+encrypt "
#Verdi
USER_DEFINED_ELAB_OPTIONS="+vcs+vcdpluson -debug_access+all -debug_access -debug_region+encrypt"
USER_DEFINED_VERILOG_COMPILE_OPTIONS="+definieren+TOP_LEVEL_ENTITY_INSTANCE_PATH=top_tst.top -timescale=1ps/1fs +definieren+SIM_125MHz +definieren+IP7521SERDES_UX_SIMSPEED"
iii. Xcelium - run_xcelium.sh ändern:
USER_DEFINED_VERILOG_COMPILE_OPTIONS="+define+TOP_LEVEL_ENTITY_INSTANCE_PATH=top_tst.top +define+IP7581SERDES_UXS2T1R1PGD_PIPE_SPEC_FORCE +define+IP7581SERDES_UXS2T1R1PGD_PIPE_SIMULATION +define+IP7581SERDES_UXS2T1R1PGD_PIPE_FAST_SIM +define+IP7581SERDES_UX_SIMSPEED +define+SIM_125MHz +define+IP7521SERDES_UX_SIMSPEED"
iv. Questasim - ändern run_vsim.tcl:
Setzen Sie TOP_LEVEL_NAME "top_tst"
Setzen Sie USER_DEFINED_COMPILE_OPTIONS "+define+QUARTUS\ +define+PFEDV_ONLY_MODEL_MACRO_DIS\ +define+TIMESCALE_EN\ +define+RTLSIM\ +define+SSM_SEQUENCE\ +define+SIM_125MHz\ +define+IP7521SERDES_UX_SIMSPEED\ +define+__SRC_TEST__\ +incdir+./libraries"
Dieses Problem wird in einer zukünftigen Version der Quartus® Prime Pro-Software behoben.