Artikel-ID: 000098943 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.06.2024

Warum erscheint die Warnmeldung "Filter bei file.sdc(line): CLK konnte nicht mit einer Uhr abgeglichen werden"?

Umgebung

    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

In der Quartus® Prime Standard Edition Software, Version 23.1 und früher, können einige Einschränkungen auftreten, die auf eine vom Benutzer erstellte Uhr abzielen, die vom Timing Analyzer ignoriert werden.

Lösung

Um dieses Problem zu vermeiden, stellen Sie sicher, dass die Taktdeklarationseinschränkung keine zusätzlichen Leerzeichen im Argument -name enthält. Wenn zusätzliche Leerzeichen vorhanden sind, werden diese als Teil des Uhrennamens eingeschlossen. Zum Beispiel:

Die Bedingung create_clock -name {clk } -periode 10 [get_ports clk100] sollte in create_clock -name {clk} -periode 10 [get_ports clk100] geändert werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.