Artikel-ID: 000098905 Inhaltstyp: Errata Letzte Überprüfung: 12.06.2025

Warum tritt ein Fitter-Fehler auf, wenn zwei System-PLLs in derselben Transceiver-Bank im Agilex™ 5 FPGA verwendet werden?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.1 kann unten ein Fitter-Fehler angezeigt werden, wenn mehrere verschiedene Protokoll-IPs und zwei System-PLLs in einer einzigen GTS-Transceiver-Bank implementiert sind.

Kritische Warnung: XCVR-Uhr für my_directphy_inst_1|my_directphy|g1.n.sys[0].n_channel_superset_ip_inst|n_channel_superset_top_wrapper|hal_top_wrapper_inst|hal_top_ip|one_lane_inst_0|one_lane_hal_top_p0|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst|gen_sm_ch4_pldif_inst.ch4_pldif_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_tx_clk1_clk

Fehler (332000): ERROR: Argument <node_object> ist ein Objektfilter, der keine Objekte findet. Geben Sie an, dass eine nur mit einem Objekt übereinstimmt.

Lösung

Es gibt keine Problemumgehung für Fälle, in denen sowohl PCIe- als auch Nicht-PCIe-Protokolle in derselben Transceiver-Bank verwendet werden und jeweils eine System-PLL erforderlich ist.

Dieses Problem wurde ab Version 24.2 der Quartus® Prime Pro Edition-Software behoben.

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.