Artikel-ID: 000098879 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.05.2024

Warum sehe ich Verstöße gegen die Mindestpulsweite, wenn ich die Funktion "Refclock to Core aktivieren" im GTS PMA/FEC Direct PHY FPGA IP auf Agilex™ 5-Geräten verwende, wenn ich die Quartus Prime Pro Edition Software Version 24.1 verwende?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.1 kann die Verwendung der Funktion "Refclock to Core aktivieren" im GTS PMA/FEC Direct PHY FPGA IP für Agilex™ 5-Geräte zu einer Verletzung der Mindestpulsbreite führen.

    Lösung

    Das Timing der Funktion "Refclock to Core aktivieren" auf Agilex™ 5-Geräten ist in der Quartus® Prime Pro Edition Softwareversion 24.1 vorläufig. Es ist sicher, diesen Verstoß zu ignorieren.

    Dieses Problem wird in einer zukünftigen Version der Quartus® Prime Pro Edition Software behoben.

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.