Artikel-ID: 000098873 Inhaltstyp: Errata Letzte Überprüfung: 27.05.2024

Warum kann das eCPRI FPGA IP nicht auf Hardware ausgeführt werden, die Stratix® 10 E-Tile mit dem Nios®-V-Prozessor für FPGA verwendet und die Interworking-Funktion (IWF) aktiviert?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der eCPRI FPGA IP-Version 3.0.2 im Beispieldesign kann es vorkommen, dass bei der 10G-Transaktion ein Fehler angezeigt wird, nachdem der dynamische Neukonfigurationsprozess von 25G auf 10G geändert wurde.

    Lösung

    Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    Intel® Stratix® 10 DX FPGA
    เอฟพีจีเอ Intel® Stratix® 10 MX
    เอฟพีจีเอ Intel® Stratix® 10 TX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.