Artikel-ID: 000098872 Inhaltstyp: Errata Letzte Überprüfung: 27.05.2024

Warum kann das Fronthaul Compression FPGA IP Beispieldesign die Timing-Anforderungen nicht erfüllen, insbesondere beim Stratix® 10 H-Tile?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.1 kann es zu einem Timing-Fehler kommen, wenn die Datenrichtung auf "TX and RX" und die Komprimierungsmethode auf "BFP" eingestellt ist.

    Lösung

    Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 GX
    เอฟพีจีเอ Intel® Stratix® 10 MX
    Intel® Stratix® 10 NX FPGA
    Intel® Stratix® 10 GT SoC-FPGA
    เอฟพีจีเอ Intel® Stratix® 10 TX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.