Artikel-ID: 000098869 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 06.05.2025

Warum gibt es unerwartete Zeitpfade mit HPS EMAC-Takten im Timing-Bericht, wenn HPS EMAC an den FPGA weitergeleitet wird?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.1 und früher, können unerwartete Timing-Pfade im Timing-Bericht für EMAC-Uhren angezeigt werden, wenn HPS EMAC an den FPGA geroutet wird.

Lösung

Die obere Entität unten hilft beim Verständnis der EMAC-Takte "emac1_gtx_clk" und "user0_clock_clk", die im Entwurf verwendet werden, wobei EMAC1 zum FPGA geroutet wird:

Um dieses Problem zu umgehen, verwenden Sie die folgenden SDC-Einschränkungen:

set_false_path -fall_from emac1_gtx_clk -rise_to emac1_gtx_clk

set_false_path -fall_from emac1_gtx_clk -rise_to user0_clock_clk

Weitere Informationen

Das Problem wird in einer zukünftigen Version der Quartus® Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.