Artikel-ID: 000098869 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 27.05.2024

Warum gibt es unerwartete Zeitpfade mit HPS EMAC-Takten im Timing-Bericht, wenn HPS EMAC an FPGA weitergeleitet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.1 und früher, können unerwartete Timing-Pfade im Timing-Bericht für EMAC-Uhren angezeigt werden, wenn HPS EMAC an FPGA weitergeleitet wird.

    Lösung

    Die folgende obere Entität hilft beim Verständnis der EMAC-Uhren, "emac1_gtx_clk" und "user0_clock_clk", die in dem Design verwendet wurden, in dem EMAC1 an FPGA geroutet wurde:

    Um dieses Problem zu umgehen, verwenden Sie die folgenden SDC-Contranits:

    set_false_path -fall_from emac1_gtx_clk -rise_to emac1_gtx_clk

    set_false_path -fall_from emac1_gtx_clk -rise_to user0_clock_clk

    Weitere Informationen

    Das Problem wird in einem Feature-Release der Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.