Artikel-ID: 000098851 Inhaltstyp: Errata Letzte Überprüfung: 07.12.2024

Warum ermöglicht die Simulation mit negativer Polaritätsinversion PASS im F-Tile Ethernet Intel® FPGA Hard IP?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.4 wurde festgestellt, dass, wenn die Einstellungen der Schnittstellenattribute für die Inversion negativer Polarität, d. h. "tx_invert_p_and_n=AKTIVIEREN" und "rx_invert_p_and_n=DEAKTIVIEREN" oder "tx_invert_p_and_n=AKTIVIEREN" und "rx_invert_p_and_n=DEAKTIVIEREN" eingestellt sind, die Simulation entgegen dem erwarteten Verhalten BESTANDEN wird.

    Lösung

    Derzeit gibt es keine Problemumgehung für dieses Problem.

    Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.