Kritisches Problem
Beschreibung
Im Agilex™ 7 FPGAs- und SoCs-Gerätedatenblatt zeigt Tabelle 30 die I/O-PLL-Spezifikation für die Zeit, die benötigt wird, um von der Konfiguration am Ende des Geräts oder der Aufhebung des Zurücksetzens zu sperren, tLOCK beträgt 1 ms. Die Dauer sollte gemessen werden, beginnend mit der Assertion des init_done Pin oder der Freigabe des Areset-Signals bis zur Assertion des Lock-Signals einer einzelnen E/A-PLL. Bitte beachten Sie, dass diese Spezifikation für eigenständige PLLs gedacht ist und die Designkomplexität nicht berücksichtigt.
Lösung
Es ist keine Problemumgehung erforderlich, da dies nur zur weiteren Verdeutlichung der Datenblattinformationen dient.