Artikel-ID: 000098817 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.05.2024

Warum bleibt der Eingangspin für Hochspannungs-I/O (HVIO) in Agilex™ 5 FPGA-Geräten hängen?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.4.0 Patch 009, 23.4.1 und 24.1 kann es vorkommen, dass der HVIO-Eingangspin in Agilex™ 5 FPGA hoch hängen bleibt, wenn das Design keinen Transceiver und keinen RCOMP-Pin enthält, der nicht angeschlossen ist, während der HVIO-Pin als Eingangs- oder bidirektional konfiguriert ist. Dieses Problem hat keine Auswirkungen auf den Gerätekonfigurationsprozess und das Gerät kann in den Benutzermodus wechseln.

Lösung

Ein Patch ist verfügbar, um dieses Problem für die Quartus® Prime Pro Edition Software Version 24.1 zu beheben. Laden Sie Patch 0.15fw aus dem entsprechenden Anhang herunter und installieren Sie ihn.

Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition Software behoben werden.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.