Artikel-ID: 000098804 Inhaltstyp: Errata Letzte Überprüfung: 22.11.2024

Warum sehe ich nach einem PCIe-Link-Reset zeitweise Funktionsprobleme mit dem GTS AXI Streaming FPGA IP for PCI Express*?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.1 können bei den folgenden Funktionen und Schnittstellen bei PCIe-Link-Resets zeitweise Funktionsprobleme auftreten, darunter Warm-Reset, Secondary Bus Reset und Link Disable.

    Betroffene Funktionen und Schnittstellen:

    • MSI und Legacy Interrupt
    • Anwendungsfehlerberichterstattung
    • Schnittstelle zum Zurücksetzen der Funktionsebene
    • Steuerung Shadow Interface
    • Schnittstelle für Abschluss-Timeout
    • VF Error Flag Schnittstelle
    • Konfiguration Intercept-Schnittstelle
    • Statussignale (z.B. p0_ss_app_serr und p0_ss_app_ltssmstate[5:0])
    Lösung

    Zur Wiederherstellung aus dem fehlerhaften Zustand ist ein Kaltstart oder eine Neukonfiguration des FPGA erforderlich.

    Dieses Problem wurde ab Version 24.3 der Quartus® Prime Pro Edition Software behoben.

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.