Warum kann GTS AXI Streaming FPGA IP für PCI Express* in der Simulation nicht mit Synopsys VIP verbunden werden?

Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.4 und höher kann es zu einem PCIe-Verbindungsfehler in der GTS AXI Streaming FPGA IP für PCI Express* Simulation mit Synopsys VIP kommen.

Um dieses Problem zu umgehen, umgehen Sie EQ Phase 2 und Phase 3, indem Sie "1" auf die folgenden 2 Register in der Testbench setzen.

• intel_pcie_gts_inst.gen_sm_qhip.u_sm_qhip.sm_pcie_hal_top_inst.pcie_hal_top.pcie_phip_hal_ctrltop_x4.pcie_phip_hal_ctrltop.phip_pcie_ctrltop_x4.sf_rtl_ncrypt_inst.sf_rtl_inst.u_core4.u_ip.u_dwc.u_DWC_pcie_core.u_cx_pl.u_smlh.u_smlh_ltssm.cfg_gen3_eq_phase23_disable
• intel_pcie_gts_inst.gen_sm_qhip.u_sm_qhip.sm_pcie_hal_top_inst.pcie_hal_top.pcie_phip_hal_ctrltop_x4.pcie_phip_hal_ctrltop.phip_pcie_ctrltop_x4.sf_rtl_ncrypt_inst.sf_rtl_inst.u_core4.u_ip.u_dwc.u_DWC_pcie_core.u_cx_pl.u_smlh.u_smlh_ltssm.cfg_gen4_eq_phase23_disable

Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.