Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.3 und früher schlägt das 10GBASE-R Ethernet-Designbeispiel für Low Latency Ethernet 10G MAC Stratix® 10 FPGA IP bei der Simulation mit dem Tool Cadence* Xcelium* fehl.
Dieses Problem wurde ab Version 23.4 der Quartus® Prime Pro Edition Software behoben.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.