Artikel-ID: 000098741 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.06.2025

Warum kann das F-Tile Serial Lite IV Toolkit den internen seriellen Loopback während der Link-Initialisierung nicht aktivieren?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Es liegt ein Problem mit dem F-Tile Serial Lite IV Toolkit vor. Die interne serielle Loopback-Aktivierung ist nicht erfolgreich und gibt bei der Verbindungsinitialisierung einen falschen Registerwert aus. Das liegt daran, dass wir intern bei der Überprüfung des tx_pll_locked- und rx_cdr_locked-Status während des System-Reset-Prozesses auf demo_jtag umgestellt haben, ihn aber nach Abschluss nicht wieder auf phy_jtag geändert haben.

Lösung

Um dieses Problem zu umgehen, müssen Sie die folgenden Schritte ausführen:

  1. Klicken Sie auf "Assert system Reset" (System-Reset bestätigen)
  2. Klicken Sie auf "Deassert system Reset" (System-Reset aufheben)
  3. Gehen Sie zur Registerkarte GUI-Konfiguration und setzen Sie JTAG auf phy_jtag_m.master
  4. Klicken Sie auf "Link-Initialisierung"

Dies wurde in Quartus® Prime Pro 24.3 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.