Warum schlägt die F-Tile PMA/FEC Direct PHY FPGA IP-Variante bei der Quartus® Support Logic Generation fehl, wenn die Parameter Enable TX double width transfer und Enable RX double width transfer ausgewählt sind und die Option für den FIFO-...

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.