Aufgrund der aktuellen Spezifikationen kann ein DCFIFO-IP beim Zurücksetzen unerwartete Steuersignale unter Verwendung eines aclr-Signals ausgeben. Wenn das rdempty-Signal beispielsweise kurz vor dem Zurücksetzen einer DCFIFO-IP als "high" für "leer" angezeigt wird, kann rdempty während des Zurücksetzens für einen Moment asynchron low ausgeben und dann wieder auf "high" zurückkehren.
Wie es in den Anmerkungen 22 und 24 in 1.7 heißt. FIFO Synchronous Clear und Asynchronous Clear Effect von FIFO IP Benutzerhandbuch: Auch wenn das aclr-Signal mit dem Schreibtakt oder dem Lesetakt synchronisiert ist, wirkt sich die Behauptung des aclr-Signals asynchron auf alle Statusflags aus. Die Statusflags bedeuten empty, wrempty, rdempty, full, wrfull, rdfull, usedw, wrusedw und rdusedw. Da diese Signale von der Kombinationslogik ausgegeben werden, kann das Zurücksetzen der IP zu Störungen bei diesen Signalen führen. Ihre mit dem DCFIFO verbundene Benutzerlogik kann während des Rücksetzvorgangs unerwartete Status erhalten.
Entwerfen Sie Ihre mit dem DCFIFO-IP verbundene Benutzerlogik unter Berücksichtigung eines Falls, in dem der DCFIFO während des Zurücksetzens unerwartete Statussignale asynchron ausgibt.
Sie können z. B. Register zu den Statussignalen hinzufügen und die Register während des Reset-Vorgangs zurücksetzen, um unerwartete Status zu vermeiden.