In der Quartus® Prime Pro Edition Software, Version 24.1, setzt die Test-Engine-IP beim Ausführen des Performance Monitors im HBM2E IP-Beispieldesign die Adresse auf 16 Bit. Indem wir nur 16 Bit steuern, randomisieren wir nur Bits [21:6] oder [22:7] (abhängig von der AXI4-Schnittstellenbreite) der Adresse. Die in der reduzierten Anzahl zufälliger Bits erfasste Leistung, die geringer als die des vollständigen Busses ist, stellt nicht die tatsächliche Leistung des vollständigen Busses dar.
Dieses Problem bezieht sich ausschließlich auf die Test-Engine-IP innerhalb des HBM2E IP-Beispieldesigns und tritt nicht mit der Standalone-Version des HBM2E-IP auf.
Öffnen Sie nach der Generierung des HBM2E IP-Beispieldesigns die Datei ed_synth.qsys im Platform Designer, wählen Sie die IP-Komponente des Testmoduls aus und ändern Sie den Parameter "Address ALU argument width" auf 32 Bit für jeden Treiber, für den Sie die Leistung messen möchten.
Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden