Beschreibung
In der Quartus® Prime Pro Edition Software Version 24.1 werden Sie beim Kompilieren des LPDDR5 EMIF-Beispieldesigns für die Agilex™ 7 M-Serie oder den Agilex™ 5 FPGAs auf die folgenden Verstöße gegen den Design Assistant stoßen:
CDC-50012 - Mehrere Taktdomänen, die eine Synchronisierungskette steuern
TMC-20027 - Sammlungsfilter, der mehreren Typen zugeordnet ist
Diese Verstöße führen zu Timing-Abschlussfehlern, die im Timing-Analysator angezeigt werden.
Lösung
Die Timing-Closure-Fehler, die sich aus diesen Verstößen gegen den Design Assistant ergeben, können ignoriert werden und werden in einer späteren Version von Quartus® aktualisiert.