Artikel-ID: 000098707 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.11.2024

Warum beobachte ich bei Verwendung des R-Tile Avalon® Streaming FPGA IP für PCI Express* im PIPE Direct-Modus ein unerwartetes Umschalten von rxdatavalid nach dem Übergang von P1 zu P0?

Umgebung

Geprüft und bestätigt - Neuer Artikel

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in Quartus® Prime Pro Version 24.1 und früher kann bei Verwendung der R-Tile Avalon® Streaming FPGA IP für PCI Express* im PIPE Direct-Modus ein unerwartetes Umschalten auf dem rxdatavalid-Signal beobachtet werden, wenn vom Energiesparzustand (P1) in den Normalbetrieb (P0) übergegangen wird.

Dieses Problem kann sich auch auf die Symbolsperre im PCS-Block auswirken.

Die betroffenen Geräte sind unten aufgeführt:

AGIx019R18Axxxxx
AGIx023R18Axxxxx
AGIx022R29Axxxxx
AGIx027R29Axxxxx
AGIx022R31Axxxxx
AGIx027R31Axxxxx
AGIx041R29Dxxxxx

Lösung

Es gibt keine Problemumgehung für dieses Problem. Eine erneute Schulung der Verknüpfung ist erforderlich.

Dieses Problem wurde in Version 24.2 der Quartus® Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.