Aufgrund eines Problems in der Quartus® Prime Pro Edition Software v23.4 werden illegal generierte Uhren im Timing-Bericht gemeldet, wenn die F-Tile PMA und FEC Direct PHY FPGA IP auf Agilex™ 7-Geräten in der Quartus® Prime Pro Edition Software v23.4 verwendet werden. Der folgende Screenshot ist ein Beispiel, das illegal generierte Uhren im Zeitmessbericht zeigt.
Dieses Problem ist darauf zurückzuführen, dass die F-Tile PMA und FEC Direct PHY FPGA IP Timing-Beschränkungen für tx_clkout2- und rx_clkout2-Ports erzeugen, die in der IP nicht aktiviert wurden.
Um dieses Problem zu umgehen, aktivieren Sie die tx_clkout2 - und rx_clkout2-Ports im F-Tile PMA und FEC Direct PHY FPGA IP, auch wenn diese nicht verwendet werden. Alternativ können Sie diese illegal generierten Uhren im Zeitmessbericht ignorieren.
Dieses Problem wurde in der Quartus® Prime Pro Edition Software v24.1 behoben.