Artikel-ID: 000098681 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 19.04.2024

Die Entität "cpriphy_ftile_wrapper" instanziert die nicht definierte Entität "ex_24G_simple_model". Dies kann dazu führen, dass die generierten IP-Informationen unvollständig sind.

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die Option vereinfachtes IP-Kernmodell in der Simulation (nur 24G-Nicht-FEC unterstützen) unterstützt:

    1. System-PLL-Frequenz: 805,664062 MHz
    2. CDR-Taktausgang aktivieren ist nicht ausgewählt
    3. PMA-Referenzfrequenz: 184,32 MHz
    4. Design auswählen: Einzelinstanz des IP-Kerns

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.4 und früher werden andere Konfigurationen als die aufgeführten, wenn die Option "Vereinfachtes IP-Kernmodell in der Simulation (Nur 24G Nicht-FEC unterstützen)" ausgewählt ist, die IP-Beispiel-Designgenerierung fehlerfrei bestehen, die Quartus-Kompilierung® schlägt jedoch mit Fehlern fehl, die auf die illegale Konfiguration der aufgelisteten Elemente hinweisen.

    Lösung

    Dieses Problem wurde ab Version 24.1 der Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.