Artikel-ID: 000098674 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 15.11.2024

Fehler: Verilog HDL-Syntaxfehler bei f_tile_soft_reset_ctrl_if_mux_vl.sv(592) in der Nähe von Text, wenn

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.1 verwenden die F-Tile-Quelldateien den SystemVerilog 2012-Standard. Das Kompilieren des Projekts mit einer früheren SystemVerilog-Standardversion kann zu diesem Kompilierungssyntaxfehler führen.

Lösung

Um dieses Problem zu umgehen, führen Sie die folgenden Schritte aus, um die Hardwarebeschreibungssprache des Projekts zu ändern:

1. Gehen Sie zu Zuweisungen > Einstellungen > Verilog HDL-Eingang

2. Wählen Sie unter "Verilog-Version" die Option SystemVerilog-2012 aus

3. Vergewissern Sie sich, dass die folgende QSF-Zuweisung auf Folgendes eingestellt ist:

set_global_assignment -name VERILOG_INPUT_VERSION SYSTEMVERILOG_2012

Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.