Artikel-ID: 000098667 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 24.04.2024

Warum zeigt der IO-Banknutzungsbericht in der Quartus® Prime Pro Edition Software, dass bei Verwendung von Stratix® 10-Geräten eine VREF für Banken erforderlich ist, die differenzielle SSTL/HSTL-Eingänge enthalten?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.1 und früher bei der Verwendung von Stratix® 10-Geräten zeigt die IO-Bank-Verwendung, dass eine VREF für Banken erforderlich ist, die differenzielle SSTL/HSTL-Eingänge, aber keine einseitigen SSTL/HSTL-Eingänge enthalten.

    Lösung

    Differentielle SSTL/HSTL-Eingänge erfordern keine externe VREF, daher können Sie dies bei Banken mit differenziellen SSTL/HSTL-Eingängen und ohne single-ended SSTL/HSTL-Eingänge ignorieren.

    Dieses Problem wird in einer zukünftigen Version der Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.