Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.1 kennzeichnet die Design Assistant Timing Closure Summary den Agilex™ 5 MIPI D-PHY FPGA IP als hoch mit Warnmeldungen, wie unten für bestimmte Kombinationen aus Referenztaktfrequenz und Betriebsbitrate gezeigt.
Warnung(332060): Node: dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~ncntr_reg wurde als Uhr ermittelt, aber ohne zugehörige Taktzuweisung gefunden.
Info(13166): Register dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~mcntr_reg wird getaktet von dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~ncntr_reg
Warnung(332060): Node: dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~c0cntr_reg wurde als Uhr ermittelt, aber ohne zugehörige Taktzuweisung gefunden.
Info(13166): Knoten dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|out_clk_periph0 wird getaktet von dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~c0cntr_reg
Warnung(332060): Node: dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~c1cntr_reg wurde als Uhr ermittelt, aber ohne zugehörige Taktzuweisung gefunden.
Info(13166): Knoten dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|out_clk_periph1 wird getaktet von dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~c1cntr_reg
Warning(332088): Es existieren keine Pfade zwischen dem Taktziel "dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|out_clk_periph0" des Takts "mipi_u0_PHY_CLK_0" und seiner Taktquelle. Unter der Annahme einer Quelltaktlatenz von Null.
Warning(332088): Es existieren keine Pfade zwischen dem Taktziel "dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|out_clk_periph1" der Uhr "mipi_u0_PHY_CLK_SYNC_0" und seiner Taktquelle. Unter der Annahme einer Quelltaktlatenz von Null.
Warning(332088): Es existieren keine Pfade zwischen dem Taktziel "dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|vco_clk_periph" der Uhr "mipi_u0_PLL_VCO_CLK_0" und seiner Taktquelle. Unter der Annahme einer Quelltaktlatenz von Null.
Warning(332088): Es existieren keine Pfade zwischen dem Taktziel "dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|vco_clk[0]" der Uhr "mipi_u0_PLL_VCO_CPA_CLK_0" und seiner Taktquelle. Unter der Annahme einer Quelltaktlatenz von Null.
Diese zusammenfassenden Warnungen des Design Assistant wirken sich nicht auf die allgemeine Timing-Analyse der Quartus® Prime Pro Edition Software aus, da die Pfadverzögerung sowohl für den Start- als auch für den Latch-Taktpfad gilt.
In der Quartus® Prime Pro Edition Software Version 24.1 gibt es keine Problemumgehung.
Dieses Problem wurde in der 24.3-Version der Quartus® Prime Pro Edition-Software behoben.