Artikel-ID: 000098648 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.05.2025

Warum kann tx_ready keine Assertion in meiner F-Tile PMA/FEC Direct PHY FPGA IP-gebundenen Variante durchsetzen, wenn der Parameter für den Datenpfad-Taktmodus auf "PMA", der PMA-Breitenparameter auf "32" und der Parameter "Enable TX Double...

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.4 kann tx_ready keine Assertion in der F-Tile PMA/FEC Direct PHY FPGA IP-gebundenen Variante durchführen, wobei der Parameter für den Datenpfad-Taktmodus auf "PMA", der PMA-Breitenparameter auf "32" und der Parameter "Enable TX double width transfer " deaktiviert ist.

Lösung

Es gibt keine Problemumgehung für dieses Problem.

Dieses Problem wurde ab Version 24.3 der Quartus® Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.