Artikel-ID: 000098645 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.04.2024

Warum sind Benutzeroberfläche und MEM_DQ_FREQ_PS in *_ip_parameters.dat auf tCK gesetzt?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Externe Speicherschnittstellen Intel® Cyclone® 20 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.1 und früher sind der Wert von UI und MEM_DQ_FREQ_PS in der *_ip_parameters.dat-Datei, die von External Memory Interfaces (EMIF) IP in Designs generiert wird, die auf Geräte der Agilex™ 7 FPGA F-Serie und Agilex™ 7 FPGA I-Serie abzielen, fälschlicherweise auf tCK gesetzt.

    .param-Benutzeroberfläche = 0,625

    .param tCK = 0,625

    .param MEM_DQ_FREQ_PS = 625,0

    Lösung

    Verwenden UI = 1/2 tCK bei der Bewertung von WR-Auge und RD-Auge.

    Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
    Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.