Artikel-ID: 000098636 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.11.2024

Warum tritt eingehendes beschädigtes TLP auf, wenn R-Tile Avalon® Streaming FPGA IP für PCI Express* verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Dokumentation R-Tile Avalon® Streaming FPGA IP for PCI Express* User Guide , Version 23.4 und früher, kann es vorkommen, dass das TLP beschädigt ist, wenn die Benutzerlogik den eingehenden TLP-Header decodiert, indem Sie dem Kapitel "Abbildung 27. TLP-Präfix, Header und Daten, wenn das Kontrollkästchen "PCIe-Header-Format" deaktiviert ist".

    Lösung

    Um dieses Problem zu umgehen, beziehen Sie sich auf das folgende Format, wenn die UESR-Logik den TLP-Header bei Empfangsrichtung decodiert.

    Dieses Problem soll in einer zukünftigen Version des Benutzerhandbuchs R-Tile Avalon® Streaming FPGA IP für PCI Express* behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.