Kritisches Problem
Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.1 funktioniert der HPS GMII zu RGMII Adapter FPGA IP nicht für Designs, die auf Agilex™ 5 abzielen.
Sie können beobachten, dass der HPS GMII zu RGMII Adapter FPGA IP-Ausgänge immer auf 0 hängen bleiben und/oder PHY kein Paket von FPGA IO empfängt. Dieses Problem tritt auf, wenn HPS XGMAC mit dem HPS GMII zu RGMII Adapter FPGA IP auf FPGA IO geroutet wird.
Es ist ein Patch zur Behebung dieses Problems für die Quartus® Prime Pro Edition Software Version 24.1 verfügbar. Laden Sie Patch 0.19 über die folgenden Links herunter und installieren Sie es:
- Quartus™ Prime Pro Edition Software v24.1 Patch 0.19 für Windows (.exe)
- Quartus™ Prime Pro Edition Software v24.1 Patch 0.19 für Linux (.run)
- Readme-Datei für Quartus™ Prime Pro Edition Software v24.1 Patch 0.19 (.txt)
Die Patches ermöglichen es dem HPS GMII zu RGMII Adapter FPGA IP, eine grundlegende Netzwerkübertragung mit einer Verbindungsrate von 10 Mbit/s / 100 Mbit/s durchzuführen. Eine Geschwindigkeit von 1 Gbit/s wird in diesem Patch nicht unterstützt.
Darüber hinaus müssen Sie für Linux-Betriebssysteme die Beschreibung des Linux-Gerätebaums im Ordner <linux-socfpga folder>/arch/arm64/boot/dts/intel/socfpga_agilex5_socdk.dts> ändern, um mac-mode als "gmii" für die EMAC-Instanz anzugeben, die mit den FPGA IO-Pins verwendet wird. Im folgenden Beispiel wird der HPS gmac1 für das Routing zu FPGA IO ausgewählt:
&gmac1 {
Status = "in Ordnung";
phy-mode = "rgmii-id";
mac-mode = "gmii";
phy-handle = <&emac1_phy0>;
max-frame-size = <9000>;
mdio0 {
#address-Zellen = <1>;
#size-Zellen = <0>;
Kompatibel = "SNPS,DWMAC-MDIO";
emac1_phy0: ethernet-phy@0 {
Reg = <0>;
};
};
};
Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.
Embedded Peripherie-IP – Benutzerhandbuch
Aktualisiert für Quartus® Prime Design Suite: 24.1
Inhalts-ID der Publikation: 683130
Kapitel: HPS GMII zu RGMII Adapter Intel FPGA IP