Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.4 wird der folgende Fehler angezeigt, wenn SDI II FPGA IP-Designbeispiel generiert wird, wenn die Board-Option für das benutzerdefinierte Entwicklungskit ausgewählt wird:
Tcl-Fehler: FEHLER: Der Wert "OSC_CLK_1_" für die Zuweisung "DEVICE_INITIALIZATION_CLOCK" ist illegal. Geben Sie einen rechtlichen Wert an.
Um dieses Problem zu umgehen, führen Sie bitte die folgenden Schritte aus:
Für Agilex™ 7-Geräte:
Benutzer können anstelle von "Benutzerdefiniertes Entwicklungskit" die Option "Kein Entwicklungskit" auswählen.
Das generierte Design bleibt gleich, aber der Benutzer muss die PIN-Zuweisung in der QSF-Datei aktualisieren.
Für Stratix® 10 Geräte:
Benutzer können anstelle von "Benutzerdefiniertes Entwicklungskit" die Option "Kein Entwicklungskit" auswählen.
Der Benutzer muss die PIN-Zuweisung aktualisieren und die folgende Zuweisung in die QSF-Datei aufnehmen:
set_instance_assignment -name IO_STANDARD "1,8 V" -bis <Ziel>
set_instance_assignment -name CURRENT_STRENGTH_NEW DEFAULT -to <destination>
set_instance_assignment -name SLEW_RATE 1 -to <destination>
Dieses Problem wurde ab Version 24.1 der Quartus® Prime Pro Edition Software behoben.